PATENT ABSTRACTS OF JAPAN

(11) Publication number:

10-107231

(43) Date of publication of application: 24.04.1998

(51)Int.CI.

H01L 27/115 G11C 16/02 H01L 21/8247 H01L 29/788 H01L 29/792

(21)Application number: 08-259370

(71)Applicant: NEC CORP


(22)Date of filing:

30.09.1996

(72)Inventor: OBATA HIROYUKI

(54) NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE AND ITS MANUFACTURE (57)Abstract:

PROBLEM TO BE SOLVED: To enable a program and data to be separately stored by separately arranging a flash memory and an EEPROM on the same chip. SOLUTION: On a semiconductor chip 11, an EEPROM (first non-volatile memory) 16 having a memory capacity of about 128 to 256 bytes and a flash memory (second non-volatile memory) 17 having a memory capacity (for example, 256 kbytes) larger than that of the first non-volatile memory 16 are separately mounted. The first non-volatile memory 16 is used as a data memory for storing data which is frequently rewritten and erased, and on the other hand, the second non-volatile memory 17 is used as a program memory to which rewriting and erasing operations are not frequently performed. The



semiconductor memory device in which the EEPROM for data and the flash memory for programs are mixedly mounted can be therefore applied in a wider range.

LEGAL STATUS

[Date of request for examination]

30.09.1996

[Date of sending the examiner's decision of

Searching PAJ Page 2 of 2

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2977023

[Date of registration] 10.09.1999

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right] 10.09.2003

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開發号

特開平10-107231

(43)公開日 平成10年(1998)4月24日


(51)Int.CL* H01L 2		鐵別配号	PI H01L 27/10 434
G11C 1			G11C 17/00 807C
	21/8247 29/788 29/792		H01L 29/78 371
	,		審査請求 有
(21)出顧番号		特顯平8-259370	(71)出順人 00000-1237 日本電気株式会社
(22)出顧日		平成8年(1996)9月30日	東京都港区芝五丁目7番1号 (72)発明者 小畑 弘之 東京都港区芝五丁目7番1号 日本電気株 式会社内
			(74)代舉人 弁壁士 後藤 存介 (外2名)

(54) 【発明の名称】 不揮発性半導体記憶装置及びその製造方法

(57)【要約】

【課題】 EEPROMとフラッシュメモリとを混成し た不揮発性半導体記憶装置を安価に提供することであ

【解決手段】 EEPROM及びフラッシュメモリを構 成するメモリセルを実質上同一の構成にし、同じ、製造 工程により製造できるようにすると共に、EEPROM には、メモリセルをビット或いはバイト単位で消去でき るように、消去回路が設けられ、他方、フラッシュメモ りには、メモリセルを一括消去できるように、消去回路 が設けられる。



特闘平10-107231

1

【特許請求の範囲】

【請求項1】 第1のメモリセルを複数個値えた第1の 不揮発性メモリと、第2のメモリセルを複数個備えた第 2の不揮発性メモリとを単一のチップ内に個別に混載し た不揮発性半導体記憶装置において、前記第1の不揮発 性メモリは、予め定められた単位毎に、第1のメモリセ ルを記憶内容を消去できる構成を有する一方、前記第2 の不揮発性メモリは、前記第2のメモリセルの記憶内容 を一括して消去できる構成を有し、更に、前記第1及び 第2のメモリセルは、ソース、ドレイン、コントロール 10 ゲート、及び、フローティングゲートを待ち、互いに同 一の構造を備えていることを特徴とする不穏発性半導体 記憶装置。

【詰求項2】 第1のメモリセルを複数個値えた第1の 不揮発性メモリと、第2のメモリセルを複数個備えた第 2の不揮発性メモリとを単一のチップ内に個別に混載し た不揮発性半導体記憶装置において、前記第1の不揮発 性メモリは、予め定められた単位集に、第1のメモリセ ルを記憶内容を消去できる構成を有する一方、前記第2 の不揮発性メモリは、前記第2のメモリセルの記憶内容 20 を一括して消去できる構成を有し、更に、前記第1及び 第2のメモリセルは、それぞれソース。ドレイン。コン トロールゲート、及び、フローティングゲートを有して いると共に、前記第1のメモリセルのフローティングゲ ートは、第2のメモリセルのフローティングゲートに比 較して、大きな面繭を有していることを特徴とする不穏 発性半導体記憶装置。

【請求項3】 予め定められた単位毎に、記憶内容を消 去できる第1のメモリセルを有する第1の不揮発性メモ りと、複数の第2のメモリセルを備え、第2のメモリセ ルの記憶内容を一括して消去できる第2の不担発性メモ りとを単一のチップ内に個別に混載すると共に、前記第 1及び第2の不揮発性メモリに含まれる第1及び第2の メモリセルは、ソース、ドレイン、フローティングゲー ト、及び、コントロールゲートを有している不得発性半 導体記憶装置の製造方法において、前記第1の不揮発性 メモリのソース、ドレイン、フローティングゲート、及 び、コントロールゲートの形成工程は、第2の不揮発性 メモリのソース、ドレイン、フローティングゲート、及 び、コントロールゲートの形成工程とそれぞれ同時に行 40 われることを特徴とする不揮発性半導体記憶装置の製造

【語求項4】 語求項3において、前記第1及び第2の メモリセルは、実質上同一の構造を有するように、形成 されることを特徴とする不揮発性半導体記憶装置の製造 方法。

【請求項5】 請求項4において、前記第1及び第2の メモリセルにおけるソース、ドレイン、フローティング ゲート、及び、コントロールゲートは、それぞれ、同一 の工程で形成されることを特徴とする不揮発性半導体記 50

健装置の製造方法。

【請求項6】 請求項5において、前記第1の不得発性 メモリには、第1のメモリセル前記予め定められた単位 毎に、記憶内容を消去する消去回路を形成すると共に、 前記第2の不揮発性メモリには、第2のメモリセルの記 億内容を一括して消去する消去回路を形成することを特 徴とする不恒発性半導体記憶装置の製造方法。

【請求項7】 請求項3において、前記第1のメモリセ ルのプローティングゲートの面積を第2のメモリセルの フローティングゲートの面積より大きくする工程を含む ことを特徴とする不揮発性半導体記憶装置の製造方法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電気的に書換、消 去可能で、且つ、不揮発性を有するメモリセルを含む半 導体記憶装置及びその製造方法に関する。

[0002]

【従来の技術】一般に、この種、電気的に、書換、消去 可能な不掉発性記憶装置は、半導体基板に間隔をおいて 配置されたドレイン領域及びソース領域を備えると共 に、ドレイン及びソース領域との間のチャネル領域上 に、ゲート絶繰機を介して配置されたプローティングゲ ート、及び、フローティングゲート上に配置された制御 ゲートとを値えた構成を有している。

【0003】また、このような不揮発性記憶装置は、複 数のメモリセルを一括で、戦いは、ブロック単位で消去 できる所謂フラッシュメモリと、1ビット或いは1バイ ト単位で消去可能なEEPROMとに分けることができ る.

【0004】ととで、フラッシュメモリは、頻繁に含き 換える必要のない、例えば、プログラムを格納するのに 使用され、他方、EEPROMは、ビット或いはバイト 単位に頻繁に書き換える可能性のあるデータを格割する のに、主に、使用される傾向がある。

【0005】更に、フラッシュメモリ及びEEPROM の書込、消去動作について説明しておくと、一括消去可 能なフラッシュメモリには、フローティングゲートとソ ース領域との間のゲート絶縁膜に高電界を発生させて、 ファウラーーノルドハイム (F-N) トンネリング現象 を利用して、電子をフローティングゲートから放出させ ることにより、副御ゲートからみたメモリセルの開値管 圧を低下させ、消去動作を行い、他方、ドレインーソー ス領域の基板表面に強い反転領域を発生させ、ホットエ レクトロン(HE)をフローティングゲートに注入する ことにより、メモリセルの関値電圧を高くして、書き込 み助作を行うものがある。また、消去及び含込のいずれ においても、F-Nトンネリング現象を利用したメモリ セルも提案されている。

【0006】一方、EEPROMとしては、消去及び書 込のいずれにおいても、F-Nトンネリング現象を利用

し、フローティングゲートと、半導体基板に形成された ドレイン及びソース領域とは別の領域との間で、電子の やり取りを行うものが提案されている。

3

【0007】上記したよろに、 音込、 消去の際、 F-N トンネリング現象を利用して、電子の注入、放出を行う と、ドレイン領域とソース領域との間に、1ビット当り 約1 μA程度の電流を流すだけで充分であるが、書換速 度が1ms程度と長くなってしまう。また、目已注入に より書込乃至消去を行った場合、書込及び消去に要する 時間は1ビット当り約10 µsと、F-Nトンネリング 10 現象を利用した場合に比較して、短端できるが ドレイ ン領域とソース領域との間に、1ビット当り1mA程度 の大きな電流を流す必要がある。

【0008】とのことを考慮して、消去、会込が頻繁に 繰り返されるデータを記憶するEEPROMの各メモリ セルは、F-Nトンネリング現象が容易に生じるよう に、プローティングゲート電極の面積を広くすると共 に、フローティングゲートと半導体量板との間を狭くす る構成を有しており、フラッシュメモリを構成するメモ リセルとは異なる構造を備えているのが普通である。 [0009]

【発明が解決しようとする課題】最近、プログラム格納 用のフラッシュメモリと、データ格納用のEEPROM とを同一チップ内に混成した半導体記憶装置も提案され ているが、前述した様に、フラッシュメモリとEEPR OMとは、構造的に異なっているため、別の製造工程で 作成する必要があり、製造工程が非常に繁雑化するた め、出来上がった半導体記憶装置は、高価なものとなっ てしまうという欠点がある。

【0010】また、特闘平6-309886号公報(以 30 下、引用例1と呼ぶ)には、行列状に配列された電気的 に書換可能な複数のメモリセルをピット単位で書換、消 去可能にすると共に、ブロック単位でも音換、消去可能 にした不類発性半導体記憶装置が提案されている。この 樺成では、各メモリセルが互いに異なる2つの消去モー 下になるように、各メモリセルのドレイン、ソース、及 び制御ゲートに外部から印加される電圧を選択すること によって、上記したビット単位及びプロック単位の消去 を可能にしている。

【0011】しかしながら、引用例1では、互いに構造 40 の異なるフラッシュメモリとEEPROMとを同一チッ プ内に個別に配列すること、即ち、フラッシュメモリと EEPROMとを混載することについては、何等、考慮 されていないし、且つ、これらフラッシュメモリとEE PROMとを掲載させることに伴う問題点についても、 全く指摘されていない。

【0012】本発明の目的は、フラッシュメモリとEE PROMとを同一チップ内に個々に配列することによ り、プログラムとデータとを別個に铬納できる不揮発性 半導体記憶装置を提供することである。

【0013】本発明の他の目的は、コストアップを防止 でき、したがって、安価な不掉発性半導体記憶装置を提 供することである。

【0014】本発明の他の目的は、同一チップ内に混載 されるフラッシュメモリとEEPROMのメモリセル が、実質上、互いに同一の構造を備えた不穏発性半導体 記憶装置を提供することである。

【0015】本発明の原に他の目的は、製造工程を簡略 化できる不揮発性半導体記憶装置の製造方法を提供する ことである。

【0016】本発明の他の目的は、共通の製造工程によ り、フラッシュメモリとEEPROMとを製造できる不 揮発性半導体記憶装置の製造方法を提供することであ る.

[0017]

【課題を解決するための手段】本発明の一形態によれ は、第1のメモリセルを複数個償えた第1の不得発性メ モリと、第2のメモリセルを複数個備えた第2の不復発 性メモリとを単一のチップ内に値別に混載した不得発性 20 半導体記憶装置において、前記第1の不揮発性メモリ は、予め定められた単位毎に、第1のメモリセルを記憶 内容を消去できる構成を有する一方。前記第2の不復発 性メモリは、前記第2のメモリセルの記憶内容を一括し て消去できる構成を有し、更に、前記第1及び第2のメ モリセルは、ソース、ドレイン、コントロールゲート、 及び、フローティングゲートを持ち、互いに同一の構造 を備えている不揮発性半導体記憶装置が得られる。

【0018】本発明の他の形態によれば、第1のメモリ セルを複数個備えた第1の不揮発性メモリと、第2のメ モリセルを複数個債えた第2の不揮発性メモリとを単一 のチップ内に個別に混成した不揮発性半導体記憶装置に おいて、前記第1の不揮発性メモリは、予め定められた 単位毎に、第1のメモリセルを記憶内容を消去できる機 成を育する一方。前記第2の不揮発性メモリは、前記第 2のメモリセルの記憶内容を一括して消去できる構成を 有し、 罠に、前記第1及び第2のメモリセルは、 それぞ れソース、ドレイン、コントロールゲート、及び、フロ ーティングゲートを有していると共に、前記第1のメモ リセルのフローティングゲートは、第2のメモリセルの フローティングゲートに比較して、大きな面積を有して いる不掉発性半導体記憶装置が得られる。

【りり19】更に、本発明のもう一つの形態によれば、 予め定められた単位毎に、記憶内容を消去できる第1の メモリセルを有する第1の不揮発性メモリと、複数の第 2のメモリセルを備え、第2のメモリセルの記憶内容を 一括して消去できる第2の不復発性メモリとを単一のチ ップ内に個別に混成すると共に、前記第1及び第2の不 **揮発性メモリに含まれる第1及び第2のメモリセルは、** ソース、ドレイン、フローティングゲート、及び、コン 50 トロールゲートを有している不穏発性半導体記憶装置の

製造方法において、前記第1の不填発性メモリのソー ス、ドレイン、プローティングゲート、及び、コントロ ールゲートの形成工程は、第2の不揮発性メモリのソー ス、ドレイン、プローティングゲート、及び、コントロ ールゲートの形成工程とそれぞれ同時に行うことを特徴 とする不揮発性半導体記憶装置の製造方法が得られる。 [0020]

【発明の実施の形態】以下、図面を参照して、本発明の 実施の形態について説明する。

係る不恒発性半導体記憶装置は、単一の半導体チップ! 1内に形成されており、半導体チップ11内には、12 8パイト、或いは、256パイト程度の記憶容量を備え たEEPROM(以下、第1の不揮発性メモリと呼ぶ) 16と、第1の不揮発性メモリ16に比較して大きな容 置(例えば、256 Kバイト)の記憶容置を備えたフラ ッシュメモリ(以下、第2の不揮発性メモリと呼ぶ)が 個別に混載されている。ここで、第1及び第2の不掉発 性メモリ16、17を構成する各メモリセルは、後述す るように、同一のメモリセル製造工程で作成されてお り、第1の不得発性メモリ16は、書換・消去が比較的 頻繁に行われるデータを搭納するためのデータメモリと して使用され、他方、第2の不揮発性メモリ17は、書 焱・消去が頻繁には行われないプログラムメモリとして 使用されるものとする。

【0022】尚、図示された実施の形態では、第1及び 第2の不掉発性メモリ16、17には、互いに異なるア ドレスが割り当てられているものとする。このため、第 1及び第2の不揮発性メモリ16、17に対するアクセ スはアドレス信号ADによって識別できるものとする。 【0023】更に、図示された半導体チップ11内に は、コマンド信号CM、及び、アドレス信号が与えられ ると共に、舎込・読出信号W/RSIGが入出力される 主制御部18. 当該主制御部18の制御の下に、第1の 不揮発性メモリ16の着込、読出、消去動作を制御する 第1の副制御部21、及び、同様に、主制御部18の制 御の下に、第2の不揮発性メモリ17の春込、読出、消 去動作を制御する第2の副制御部22とが設けられてい る。また、第1の副制御部21の制御にしたがって、第 1の不恒発性メモリ16をバイト、或いは、ピット毎に 40 梢去するために、彼数の部分消去回路251~25nが 第1の不揮発性メモリ16に接続されており、他方、第 2の副制御部22の制御にしたがって、第2の不揮発性 メモリ17を一括して消去できる一括消去回路26が第 2の不規発性メモリ17に接続されている。

【0024】ととで、主副御部18は、 舎込、読出、消 去の動作をあらわすコマンド信号CMを識別すると共 に、第1及び第2の不恒発性メモリ16、17に対する アドレス信号ADを識別して、識別結果にしたがって、

コマンド信号CM及びアドレス信号ADを出力する。更 に、主制御部18は、第1又は第2の不揮発性メモリ1 6又は17に対する書込信号、及びとれらメモリからの 読出信号を図示されない外部回路との間で送受する。

【0025】他方、第1の副制御部21は、主副御部1 8から与えられる第1の不揮発性メモリ21に対するコ マンド信号にしたがって、データの読出を行う一方、ア ドレス信号ADにしたがって、指定されたアドレスのデ ータをビット或いはバイト単位で消去するための消去指 【0021】図1を参照すると、本発明の実施の形態に 10 示信号を部分消去回路251~25mに出力する。この 構成では、消去されたアドレスに対して、ビット或いは バイト単位で、データを書き込むことができる。

> 【0026】また、第2の副制御部22は、第2の不穏 発性メモリ22に対するコマンド信号にしたがって、命 令の読出を行うと共に、第2の不揮発性メモリ22の内 容を一括して消去するための一括消去指示信号を一括消 去回路26に出力する。一括消去された第2の不得発性 メモリ22には、プログラムを構成する命令を順次、書 き込むことができる。

【0027】図2(A)及び(B)を参照すると、第2 の不揮発性メモリ17の一部の構成が示されている。図 示された例では、P型半導体基板31内に、拡散によっ て形成された2つのN型ソース領域32a、32bと、 両ソース領域32a、32b間に配置されたN型のドレ イン領域33とが設けられており、各ソース領域32 a.32hとドレイン領域33との間には、チャネル領 域が形成されている。ここで、各チャネル領域上には、 ゲート絶縁膜(図示せず)を介して、フローティングゲ ート34が設けられており、夏に、プローティングゲー ト34上には、コントロールゲート35が配置されてお り、これによって、フラッシュメモリセルが形成されて いる。

【0028】図2(B)に示すように、コントロールゲ ート35は、チャネル領域上で、フローティングゲート 34とチャネル領域において重なり合っており、且つ、 フローティングゲート34よりも外側に引き出されてい

【0029】図示されたフラッシュメモリセルでは、消 去の際、ドレイン領域33、ソース領域32a、32 b. 及び、半導体基板31に-7V~-10V程度の負 弯圧を印加すると共に、コントロールゲート35に7~ 10 7の高電圧を印加することにより、半導体華板31 表面からフローティングゲート34に対して、F-Nト ンネリング現象により、電子を注入し、フラッシュメモ リセルの関値電圧を一括して高くするような消去動作が 行われる。

【0030】他方、舎込勁作の際には、コントロールゲ ート35に-6~-10V程度の負電圧を印加すると共 に、ドレイン領域33に5~0Vの電圧をED加すること 第1及び第2の不揮発性メモリ16.17のいずれかに 50 により、FNトンネリング現象によりフローティングゲ

ート34に注入された電子をドレイン領域33に引き抜 き、フラッシュメモリセルの閾値弯圧を低くするような 動作を行う。この場合、各ドレイン領域33をワード線 と接続することにより、ビット単位での書込動作が行わ ns.

【0031】上述した説明では、消去及び書込のいずれ の動作においても、F-Nトンネリング現象を使用する 例を上げたが、消去動作時に、F-Nトンネリング現象 を使用して、各フラッシュメモリセルの閾値を一括して 低下させ、他方、 書込動作時に、ホットエレクトロンを 16 フローティングゲート34に注入して、個々のゼルの間 値を高くする動作を行うフラッシュメモリセルを使用し ても良い。このように、書込動作の際。ホットエレクト ロンを注入する形式のフラッシュメモリセルでは、ソー ス領域32a、32bの周辺をNで領域で囲み、且つ、 ドレイン領域33の周辺をP 領域で囲むように、構成 される。

【0032】尚、上記した構成を有するフラッシュメモ リセルを一括消去する一括消去回路26は知られている から、ここでは、説明を省略する。

【0033】図1、図2. 及び、図3(A)を参照する と、第1の不揮発性メモリ16に使用されるメモリセル は、図2(A)及び(B)に示されたフラッシュメモリ セルと同一の構造を備えている。このため、第1及び第 2の不揮発性メモリ16及び17は同一の製造工程で作 成できる。しかしながら、第1の不揮発性メモリ16を 構成するメモリセルは、バイト或いはピット毎に消去可 能な構成を備える必要がある。

【0034】図3 (A) には、EEPROMのメモリセ ルとして、図2に示されたようなフラッシュメモリセル が横方向(即ち、行方向)及び縦方向(即ち、列方向) にそれぞれ n 個配列されているものとする。 しかしなが ら、図では、説明を簡略化するために、4個のフラッシ コメモリセルC00、C01、C10、C11に限定し て説明する。

【0035】図に示すように、備方向に延びる第1万至 第m(図では第1及び第2)のワード線(行方向線) は、それぞれ横方向に配列されたメモリセルCOO、C ①1及びC10、C11の各コントロールゲートに接続 されており、これらワード線はそれぞれ図1に示された。40 第1の副制御部21に接続されている。第1の副制御部 21は、消去されるべき選択されたメモリセルのワード 線に対して15Vの高電圧を印加し、選択されないワー ド線に対して接地電位(i)V)の電位を与えるものとす

【10036】他方、縦方向に延びる第1乃至第11(図で は第1及び第2)の列方向線 (ディジット線) は、縦方 向に配列されたメモリセルのドレイン領域に接続された ドレイン観と、ソース領域に接続されたソース線とを値

部分消去回路251~25mに接続されている。この場 台、各部分消去回路251~25mは、図1に示すよう に、第1の副副御部21によって制御されている。各部 分消去回路251~25mでは、消去されるべきメモリ セルに対応したドレイン線上に、0Vの電圧を印加し、 他方、選択されないメモリセルに対応したドレイン線上 に、例えば、15Vの半分の電圧、即ち、7.5Vの電 圧を供給する。この場合、消去されるべきメモリセルに 対応したソース線には、0Vが印加されるか、オープン の状態に置かれ、消去されないメモリセルに対応したソ ース線には、7.5 Vが印刷されるか、オープンの状態 に置かれる。

【0037】図3(A)のように、メモリセルC00の 記憶内容を消去する場合。第1のワード線及び第1のデ ィジット線が遵訳され、第1の副制御部21及び部分消 去回路から弯圧が印加される。この結果、選択されたメ モリセルCOOのコントロールゲートとドレイン領域と の間に、15 Vの電圧が与えられ、選択されない。即 ち、非選択のメモリセルC01、C10、C11のコン トロールゲートとドレイン領域との間には、7、5 Vの 弯圧しか与えられない。 このため、非選択のメモリセル COI、CIO. CIIの記憶内容は消去されるととな く保持され、選択されたメモリセル〇〇〇の記憶内容の みが消去される。

【0038】前途したことからも明らかなように、各部 分消去回路251~25nは、消去動作の際、第1の副 制御部21の副御の下に、ディジット線に、0V又は 7. 5 Vの電圧を印加する機能を有している。

【0039】したがって、図示されたように、フラッシ ュメモリセルによって構成されたEEPROM (第1の 不揮発性メモリ)16は、ビット毎に消去を行うことが できる。

【0040】他方、選択されたメモリセル、例えば、C 00に書込を行う場合、第1の副制御部21からは、選 択された第1のワード線上に、-10 Vの電圧が与える れ、非選択の第2のワード線上には、0Vの電圧が印加 される。この状態で、選択されたメモリセルC00に対 応したドレイン領上には、5Vの電圧が、ソース線をオ ープンにした状態で印加され、被選択のメモリセルに対 応したドレイン線上には、()Vがソース線をオープンに した状態で印加される。とれによって、選択されたメモ リセルCOOでは、F-Nトンネリング現象によって、 フローティングゲートから電子の引き抜きが行われ、こ の結果、関値電圧が低下して、音込が行われる。

【0041】図4(A)及び(B)を参照して、本発明 の他の真施の形態に係る第1の不揮発性メモリ16の標 成並びに消去勁作を説明する。この例においても、メモ リセルC00~C11自体は、図2に示したフラッシュ メモリセルと同様の模成を備えているため、第2の不穏 え、これちのドレイン線及びソース線はそれぞれA個の 50 発性メモリ17のフラッシュメモリセルと同じ工程で製 造することができる。図4 (A) からも明らかなよう に、メモリセルCOO~Cllのコントロールゲートに は、それぞれMOSトランジスタによって構成されセレ クタS1~S4が設けられている。

9

【りり42】具体的に言えば、セレクタS1及びS2を 構成するMOSトランジスタのドレインは、第1のワー ド線に接続されており、且つ、そのソースはメモリセル C00及びC01のコントロールゲートに接続されてい る。また、セレクタS3及びS4を構成するMOSトラ ンジスタのドレインは第2のワード線に接続され、且 つ、そのソースはメモリセルC10及びC11のコント ロールゲートに接続されている。

【0043】更に、セレクタS1、S2を構成するMO Sトランジスタのゲートは、部分消去回路に接続された 第1及び第2の列方向線に接続されている。

【0044】一方、セレクタS3及びS4を構成するM OSトランジスタのドレインは、第2のワード線に接続 されており、且つ、そのソースはメモリセルC10、C 11のコントロールゲートに接続されている。また、セ レクタS3及びS4のゲートはセレクタS1、S2と同 20 様に、第1及び第2の列方向線に接続されている。

【0045】次に、メモリセルC00~C11のうち、 列方向に配列されたメモリセルのどれいん領域は、列方 向に延びるドレイン線に接続されており、且つ、各メモ リセルのソース領域は共通に接続されて、部分消去回路 に接続されている。

【0046】図示された構成において、メモリセルC0 ①の記憶内容を消去する場合について説明する。この場 台、消去されるべきメモリセル〇〇〇のコントロールゲ ートにのみ、セレクタS1を介して15Vの電圧が印加 され、メモリセルCOOのドレイン領域には、OVの電 圧が印加される。この状態では、各メモリセルのソース 領域は、0Vを印加するか、または、オープンの状態に 置かれる。

【0047】とれによって、メモリセルC00には、F - Nトンネリング現象により、電子が注入され、関値が 高くなって、メモリセルCOOの記憶内容は消去され

【0048】とのように、との実施の形態では、メモリ セル毎に消去勁作を行うことができる。

【0049】一方、メモリセルC00に書込を行う場合 には、図4(B)に示すように、書き込むべきメモリセ ルC00に対応したワード線に-107の電圧を印加す ると共に、セレクタS1のゲート及びメモリセルC00 のドレイン領域にそれぞれ5Vの電圧をED加する。これ によって、セレクタS1を構成するMOSトランジスタ はオン状態となって、メモリセルCOOのドレイン領域 とコントロールゲートとの間には15Vの電圧が印加さ れ、結果として、フローティングゲート中の電子は、ド レイン領域側に引き抜かれて、メモリセルC00の閾値 50 フラッショメモリ用メモリセルは、互いに異なる形状の

が低下し、書込が行われる。

【0050】他のメモリセルについても同様にして、消 去、書込動作を行うことができる。

【① 051】図5を参照すると、本発明の更に別の実施 の形態では、セレクタSa、Sbが複数のメモリセル毎 に、この例では、1パイト、即ち、8個のメモリセル毎 に設けられており、他の構成は、図4と同様である。し たがって、セレクタによって選択された8個のメモリセ ルには、ワード線を介して同時に15 Vの電圧が印加さ れ、これらメモリセルの消去動作が同時的に行われる。 【0052】尚、書込動作は、セレクタを選択して、該

当するメモリセルのコントロールゲートに-107の電 圧を印加すると共に、ドレイン領域に5 V を印加するこ とによって、ビット毎に書込動作を行うことができるこ とは、図4(B)と同様である。

【0053】図6及び図7を参照すると、本発明のもう 一つの実施の形態は、第1の不揮発性メモリ及び第2の 不得発性メモリを構成するメモリセルにおけるフローテ ィングゲートの組互に形状を変化させた構成を備えてい る。具体的に言えば、第1の不揮発性メモリ16は、図 6 (A)、(B)、(C)に示すように、フローティン グゲート34及びコントロールゲート35の面積を図7 に示すフラッシュメモリセルに比較して、広くとり、フ ローティングゲート34とコントロールゲート35との 間の容置を大きくして、フラッシュメモリセル(図7) に比べて消去時間を短縮できるメモリセルによって構成 されている。

【0054】図6に示されたメモリセルでは、コントロ ールゲート35の下部に設けられたフローティングゲー ト34の層間絶縁膜40(図6(C))上に位置する部 分の帽を図6(A)に示すように、チャネル領域上のフ ローティングゲート34の帽(図6(B))に比較して 広げると共に、当該フローティングゲート34と対向す るコントロールゲート35の幅をも広げた構成を有して いる。この結果として、コントロールゲート35とフロ ーティングゲート34との間の容置を大きくすることが できる。このことは、バイト毎或いはビット毎に消去で きるEEPROM用メモリセルとして有効であることを 意味している。

- 【0055】他方、図7に示された第2の不復発性メモ リープのメモリセルは、図2と同様に、フローティング ゲート34及びコントロールゲート35の幅は一定であ り、図6に示されたメモリセルに比べて、フローティン グゲート34及びコントロールゲート35間の容量は小 さい。したがって、図7に示されたメモリセルは、図6 に示されたメモリセルに比較して、消去時間が遅く、こ のため、フラッシュメモリのように、一括消去するのに 消している。

【0056】図6及び図7に示されたEEPROM及び

(7)

フローティングゲート及びコントロールゲートを備えているが、これらフローティングゲート及びコントロールゲートは、共通のマスクを使用して同時に製造できるため、第1及び第2の不揮発性メモリ16及び17を個別に製作する必要がない。したがって、EEPROM及びフラッショメモリとを複載した半導体記憶装置を安価に製造できる。

[0057]

【発明の効果】本発明によれば、EEPROMとフラッシュメモリとを混載した半導体記憶終置を同じ製造工程 10で製造できるため、これら互いに異なる用途を有するメモリを安価に製造できると言う効果がある。したがって、データ用EEPROMと、プログラム用フラッシュメモリとを複載した半導体記憶終置をより広い範囲に適用できる。

【図面の簡単な説明】

【図1】本発明に係る不揮発性半導体記憶装置を説明するためのブロック図である。

【図2】(A)は、図1に示された第1及び第2の不穏 発性メモリに使用できるメモリセルを説明するための平 26 面図である。(B)は、図2(A)に示したメモリセル の断面図である。

【図3】(A)は、図1に示した第1の不規発性メモリの一部を示す回路図であり、ここでは、メモリセルの消去的作を説明している。(B)は、図3(A)の不規発性メモリにおける音込動作を説明するための回路図である。

【図4】(A)は、図1において第1の不復発性メモリとして使用できる他の構成例を示す回路図であり、ここでは、メモリセルの消去的作を説明している。(B) *39

*は、図4 (A)の書込動作を説明するための回路図である。

【図5】図1に示された第1の不担発性メモリとして使用できる他の構成例を示す図である。


【図6】(A)は、本発明の他の実施の形態において使用される第1の不揮発性メモリのメモリセルを説明するための平面図である。(B)は、図6(A)のa-a線に沿って断面した断面図である。(C)は、図6(A)のb-b)線に沿って断面した断面図である。

10 【図7】本発明の他の実施の形態において使用される第 2の不模発性メモリのメモリセルを説明するための平面 図である。


【符号の説明】


1 1	半導体チップ
16	第1の不揮発性メモリ
(EEPROM)	
<u>1</u> 7	第2の不揮発性メモリ
(フラッシュメモリ)	
18	主制御部
2 1	第1の副制御部
22	第2の副制御部
$251 \sim 25n$	部分消去回路
26	一括消去回路
32a, 32b	ソース領域
3 3	ドレイン領域
34	フローティングゲート
C00~C11	メモリセル
S1~S4	セレクタ
4 ()	層間絶縁膜

[図1]



[図2]





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.